. 🚵

CLIPPEDIMAGE= JP360167352A

PAT-NO: JP360167352A

DOCUMENT-IDENTIFIER: JP 60167352 A TITLE: SEMICONDUCTOR ELEMENT

PUBN-DATE: August 30, 1985

INVENTOR-INFORMATION:

NAME

FUJISADA, HIROYUKI

ASSIGNEE-INFORMATION:

NAME COUNTRY

AGENCY OF IND SCIENCE & TECHNOL N/A

APPL-NO: JP59022349 APPL-DATE: February 9, 1984

INT-CL\_(IPC): H01L021/86; H01L021/316; H01L029/78

US-CL-CURRENT: 148/DIG.150

ABSTRACT:

PURPOSE: To prevent the intrusion of various injurious materials by using an alumina film deposited through sputtering while employing sapphire as a target as the structural element of a semiconductor element.

A

CONSTITUTION: An oxide film 2 consisting of semiconductor is formed on a semiconductor 1, an alumina film 3 shaped by depositing sapphire through sputtering is deposited on the oxide film 2, double layer insulating films are formed, and the double layer insulating films are held by the semiconductor 1 and a metallic electrode 4, thus forming MIS (a metal - the insulating films - the semiconductor) structure. The oxide films 2 on the semiconductor 1 fills the role of preventing a damage to the surface of the semiconductor by a deposition through sputtering.

COPYRIGHT: (C)1985,JPO&Japio

02/22/2002, EAST Version: 1.03.0002

## 19日本国特許庁(JP)

① 特許出願公開

## ⑫ 公 開 特 許 公 報 (A) 昭60 - 167352

⑤Int Cl.⁴

// H 01 L

ر نام

庁内整理番号 識別記号

❸公開 昭和60年(1985)8月30日

H 01 L 21/86 21/316

7739-5F 7739-5F

審査請求 有

発明の数 1 (全3頁)

半導体素子 60発明の名称

> 创特 願 昭59-22349

昭59(1984)2月9日 29出

明 者 定

29/78

広

茨城県新治郡桜村梅園1丁目1番4号 工業技術院電子技 術総合研究所内

の出 願 人 工業技術院長

工業技術院 電子技術総合研究所長 @指定代理人

発明の名称

半導体素子

- 特許請求の範囲
  - (1) 半導体素子を構成する絶線物の一部として、 サファイアをスパッタ堆積させることにより 形成したアルミナ膜を用いたことを特徴とす る半導体素子。
- (2) 特許請求の範囲第(1)項記載の半導体素子に おいて.半導体表面上に形成された前配半導体 自体の酸化膜とアルミナ膜を積層構造にして 用いたととを特徴とする半導体案子。
- (3) 特許請求の範囲第(1)項記敬の半導体素子に おいて、半導体と金属、或いは金属相互の間 の絶縁膜としてアルミナ膜を用いたことを特 徴とする半導体案子o.
- (4) 特許請求の範囲第(1)項記载の半導体素子に おいて、半導体素子の保護膜としてアルミナ 膜を用いたととを特徴とする半導体素子。
- 特許請求の範囲第⑴項、第⑵項、第⑶項、

- 第(4)項記載の半導体素子において、半導体素 子として化合物半導体を用いたことを特徴と する半導体素子。
- (8) 特許請求の範囲第(5)項記載の半導体案子に おいて、化合物半導体が InSb または InSb を 含む化合物半導体であることを特徴とする半 **选体宏子。**
- (7) 特許請求の範囲第(5)項記載の半導体素子に おいて、化合物半導体がInAsまたはInAsを含 む化合物半導体であるととを特徴とする半導
- (8) 特許請求の範囲第(5)項記載の半導体累子に おいて、化合物半導体がGaAsを含む化合物半 導体であることを特徴とする半導体案子。
- 特許請求の範囲第(5)項記載の半導体素子に おいて、化合物半導体がInPまたはInPを含む 化合物半導体であることを特徴とする半導体 紫子。
- 特許請求の範囲第(5)項記載の半導体素子に おいて、化合物半導体がCdHgTeであることを

特徴とする半導体案子。

## 3 発明の詳細な説明

, A.

本発明は、半導体案子の構成要素として、サファイアをターゲットにしてスパッタ堆積により形成したアルミナ膜を含む優れた半導体案子に関するものである。

半導体素子における絶録物の役割は極めて大きく、半導体表面制御、層間絶録、表面保護などに用いられる。半導体としてシリコン(Si) を用いる場合には、シリコン(Si)自体の酸化物(SiOz)を優れた絶録物として使用することができる。また、窒化シリコン(Si, N, )やアルミナ(Al2Ox)などを化学気相成長法等の方法で堆積させて用いることもシリコン(Si)や化合物半導体に対して行われている。

しかし、通常行われているこれらの絶縁物堆 機法は高い温度での化学反応を利用したものが 多く、半導体案子製造工程中の高い温度は、完成した半導体案子の性能を悪くする一つの原因 でもあつた。より高性能な半導体案子を得るた めにも、また、高い温度では半導体自体が劣化 する可能性の大きい化合物半導体の素子の製造 工程を改善するためにも、低温での絶縁膜堆積 技術の進歩が望まれている。

本発明は、上記に鑑みなされたもので、極めて不純物が少なく、かつ、電気的絶談性の点か

ちみても極めて良質なアルミナ膜を低い温度で 形成することができるサファイアをターグット に対することができるサファイアをターグット に対するでは、このサファイアをターグット にしてスパッタ堆積させたアルミナ膜を半導体 案子の構成要素として用いることにより、優れ た特性の半導体案子を提供することを目的とす る。以下、本発明について実施例に基づき説明 する。

第1図は、サファイアをスパッタ堆積させるとにより形成したアルミナ膜(以下単にしてきたり、を半導体素子の構成要素としてきたなの実施例の概略構成型を形成図である。半導体1の上に半導体自体の酸化膜2を形成させ、こる絶縁を形成し、この二層絶縁度を半導体1と金属電極4により挟み、所謂MIS(金属一絶録に半導体を電気的に制御するための重要な基本構造である。半導体1上の酸化度2は、

スパッタ堆積により半導体表面に損傷を与える のを防ぐ役割を果している。

第2図は、本発明の他の実施例の概略構成図 である。半導体1の上に堆積させたアルミナ膜 3中とアルミナ膜3上に金属電板を形成した構… 造にしたものである。半導体素子上で多層に電 極を配線する場合の二つの電極4間の層間絶線 膜としてアルミナ膜3を用いる場合の例である。 第2図に示す半導体素子は二つの金属電極4の 一方のみがアルミナ膜3中に埋込まれた構造を 示しているが、二つの金属電極4のいずれもア ルミナ膜3中に埋込まれていてもよい。また、 三層以上の多層の配線に対しても用いることが できる。素子を多数集積化するときに特に重要 であり、アルミナ膜3を用いることにより個々 の半導体素子の性能向上だけでなく、集積化し た素子全体の製造歩留りの向上にも大きく役立 つのは明らかである。

第3 図は、本発明のさらに他の実施例の概略 構成図である。半導体1上に絶線膜や金属電極


さらに、このアルミナ膜は、高い温度で性質が変化しやすい化合物半導体に対して特に有用であり、ⅡーV族化合物のInSb, InAs, GaAs, InP およびそれらを含む混晶半導体、ⅡーV族化合物の Cd Hg Te などがより具体的な化合物半導体材料の例として考えられる。


以上説明したように、本発明はサファイアを ターゲットとしたスパッタ堆積法により、スパッタ堆積法のもつている低温で絶縁膜形成が可 能であるという特長を生かし、かつ、 電気的な 絶録性が良好で、不純物含有による欠陥も少な いアルミナ膜を作製し、そのアルミナ膜を半導 体素子の構成要素として用いることにより優れ た性能の半導体素子を提供することができるも ので、電子産業に貢献するところ極めて大きい。


## 4 図面の簡単な説明

第1図、第2図、第3図は本発明の半導体案子の具体的な実施例を脱明するための図である。図中、1は半導体、2は半導体自体の酸化膜、3はサファイアをスパッタ堆積させて形成したアルミナ膜、4は金属、5は金属または絶縁物あるいは両方を含む半導体上の構造物である。

指定代理人 電子技術総合研究所長 等々力 違







-245 -